中文字幕亚洲欧美日韩在线不卡,亚洲欧美日产综合在线网性色,思思久久精品6一本打道,综合视频中文字幕

1、Verilog是一種硬件描述語(yǔ)言，它最基本的功能，就是把一份電路圖用代碼的形式表示出來(lái)，然后讓計(jì)算機(jī)理解一份代碼所對(duì)應(yīng)的電路。硬件描述語(yǔ)言有很多，現(xiàn)在主流的基本就是verilog，或者它的升級(jí)版systemverilog。

2、Verilog代碼和C、Java這種計(jì)算機(jī)編程語(yǔ)言有本質(zhì)的不同，verilog里基本所有寫(xiě)出來(lái)的東西都會(huì)對(duì)應(yīng)實(shí)際的電路。聲明變量的時(shí)候如果指定是一個(gè)reg，那么這個(gè)變量就有寄存數(shù)值的功能，可以綜合出來(lái)一個(gè)實(shí)際的寄存器；如果指定是一段wire，那么他就只能傳遞數(shù)據(jù)，只是表示一條線(xiàn)。在verilog里寫(xiě)一個(gè)判斷可能就對(duì)應(yīng)了一個(gè)mux，寫(xiě)一個(gè)for可能就是把一段電路重復(fù)好幾遍（這在電路設(shè)計(jì)中是不太實(shí)用的，for語(yǔ)句也好像只在systemverilog中才支持）。